STMicroelectronics passe aux 45 nanomètres

mercredi 5 septembre 2007

La fonderie de fabrication de puces électroniques installée à Crolles compte atteindre prochainement la nouvelle étape de la loi de Moore.

Crolles poursuit son bonhomme de chemin sur la loi de Moore. La fonderie grenobloise de STMicroelectronics est sur le point de franchir la borne des 45 nanomètres de finesse de gravure. D’ici à quelques semaines, le fondeur franco-italien compte qualifier ce procédé de production de puces, étape indispensable avant de démarcher des clients industriels. Une prouesse qui le ferait entrer dans le club fermé des quatre ou cinq industriels des semi-conducteurs capables de travailler à ce niveau de précision, avec Intel, IBM, TSMC ou Toshiba.

Dans le procédé de gravure à 45 nanomètres, la machine dédiée ne réalise que 14 des 40 couches qui composent une puce. Chaque galette est un millefeuille d’isolants, de conducteurs et d’interconnexions. Seules les couches les plus critiques utilisent la gravure la plus fine.

Cette résolution de 45 nanomètres équivaut à la largeur d’une ligne gravée dans le silicium. Elle permet de miniaturiser encore davantage la taille de la grille d’un transistor, brique élémentaire des puces à travers laquelle passent les électrons lorsqu’ils effectuent une opération logique. Plus courte, la grille offre un franchissement plus rapide, les performances de la puce totale sont supérieures. Ce niveau de miniaturisation permet aussi dedoubler le nombre de puces sur une plaque de silicium par rapport au procédé 65 nanomètres, en cours de généralisation chez les fondeurs.

Un défi aux lois de l’optique

Les chercheurs ont dû pour cela réduire une fois de plus la finesse de la lithographie optique. Cette étape clef de la production sert à imprimer la géométrie des milliards de transistors sur les plaques de silicium de 300 s de mm de diamètre. Sur le principe de la photographie argentique, un laser passe à travers un masque et impressionne une résine photosensible déposée sur la galette de silicium. La résine intacte protège ensuite le silicium lors de la gravure chimique.

« Nous avons dû faire des miracles pour réussir à graver avec le même type de laser qu’en 90 et 65 nm. A 45 nm, la largeur du trait est quatre fois plus petite que la longueur d’onde de la lumière. Les lois de l’optique disent que c’est impossible », assure Joël Hartmann, responsable de la recherche et développement à Crolles. Les ingénieurs ont donc rivalisé d’astuces pour repousser une fois de plus les performances de la lithographie classique. Un logiciel très puissant calcule la forme qu’il faut donner au masque lors de la fabrication pour que, une fois déformée parles aberrations optiques, la projection du masque rétablisse sur la galette la bonne géométrie.

Les ingénieurs ont également adopté la technologie de lithographie par immersion : la machine utilise un ménisque d’eau purifiée intercalé entre la lentille et la résine. D’une taille de quelques centimètres, il limite la diffraction de la lumière en lui évitant de rencontrer l’air. Cette astuce a demandé quelques années de mise au point, car le ménisque doit rester stable tout en bougeant sur la galette. Il faut aussi renouveler régulièrement ce liquide pour garder sa pureté, sans affecter les cadences infernales de gravure (une plaque en quelques secondes).

La machine de lithographie 45 nm utilisée par STMicroelectronics vaut 50 millions de dollars. On comprend pourquoi se poursuit l’escalade du coût d’une fonderie, désormais de 2,5 milliards de dollars à ce standard. A Crolles, seule une petite partie de l’usine grave dans ces dimensions. « Actuellement, 10 % des circuits intégrés produits à Crolles sont gravés en 120 nm, 75 % en 90 nm, et le reste provient de la montée en série du 65 nm et la qualification du 45 nm », explique Gerard Matheron, directeur du site de Crolles.

250 étapes de fabrication

Dans le procédé 45 nm, la machine dédiée ne réalise que 14 des 40 couches qui composent une puce. Après 250 étapes de fabrication, chaque galette devient un millefeuille d’isolants, de conducteurs et d’interconnexions. Les couches les plus critiques utilisent la gravure la plus fine, mais les autres niveaux sont réalisés dans les nombreux ateliers disséminés dans la salle blanche. A 45 nm, le millefeuille atteint une complexité inouïe. « Les couches font quelques atomes d’épaisseur et nous avons dû recourir à quasiment tous les composés du tableau de Mendeleïev », précise Jean-Luc Leyronas, responsable de la production 300 mm.

S’ils ont prouvé depuis quelques semaines la validité de leur procédé 45 nm, les ingénieurs de Crolles doivent maintenant en améliorer la fiabilité pour décrocher sa qualification. Pour un procédé mûr comme le 90 nm, 2 plaques de silicium sur 100 ont des défauts mécaniques en fin de production. Puis de 80 à 90 % des galettes restantes révèlent des défauts lors des essais électriques. Des transistors mal gravés peuvent par exemple connaître des fuites, même quand leur grille n’est pas chargée.

La ligne de 45 nm est loin d’égaler ces rendements. A 8.000 dollars la galette, chaque pour cent compte. « Nous sommes aux limites extrêmes », reconnaît Jean-Luc Leyronas. Les ingénieurs misent sur un nouveau dispositif de compensation des dérives de gravure. Jusqu’alors, les procédés savaient corriger ces erreurs d’un lot de galettes à l’autre. Cette fois, le procédé 45 nm repère sur chaque galette les défauts grâce à de nouveaux systèmes de métrologie. Les erreurs enregistrées sont alors compensées lors des étapes suivantes. Crolles veut également tester dans les prochains mois un dispositif de mesure propre à chaque puce pour individualiser les corrections au sein de la galette. Autant d’innovations qui prendront du temps à caler. STMicroelectronics s’attend à prendre deux ans pour que la production atteigne sa pleine maturité. A cette échéance, les chercheurs auront déjà bien dégrossi les technologies du 32 nanomètres.

La loi de Moore :

La microélectronique respecte depuis trente ans une miniaturisation linéaire inédite. La taille des dispositifs a diminué de trois ordres de grandeur, la longueur d’un transistor a chuté de 1 micron à 45 nanomètres (milliardièmes de mètre), l’épaisseur de l’isolant de 200 à 22-25 angströms.
Le coût d’un transistor est passé sous la barre de 100 milliardième de dollar grâce à l’augmentation de la taille des galettes de silicium.
La loi de Moore a théorisé ces progrès, en postulant que la miniaturisation est doublée tous les dix-huit mois à coût constant.

Source : Article de MATTHIEU QUIRET paru sur le site lesechos.fr du 03/09/2007 - Onglets : Compétences ELECTRONIQUE - SCIENCES ET TECHNOLOGIES

SPIP | | | Plan du site | Suivre la vie du site RSS 2.0